Abandon du 4F², production de masse de HBM4, accélération du G11 NAND... La conférence technologique de Micron (MU.US) clarifie la feuille de route, JPMorgan maintient la recommandation « surpondérer »

Selon French Info Financière, le dernier rapport de recherche de JPMorgan indique que Micron Technology (MU.US), lors de son webinaire technique pour investisseurs du 21 octobre, a présenté en détail ses dernières innovations technologiques et ses plans à long terme concernant ses trois lignes de produits clés : DRAM, HBM et NAND. L’équipe d’analystes dirigée par Harlan Sur estime que la feuille de route technologique de Micron est claire et prospective, et devrait continuer de bénéficier de la demande croissante de mémoire alimentée par l’IA, maintenant ainsi sa recommandation “surpondérer”.

Maintien de l’architecture DRAM 6F², développement parallèle de la DRAM 3D

JPMorgan souligne dans son rapport que, concernant l’évolution de l’architecture DRAM, Micron a explicitement répondu au débat sectoriel entre les architectures 6F² et 4F². Micron affirme que la prochaine génération de DRAM continuera d’utiliser l’architecture 6F², et non 4F². L’entreprise fait preuve d’une grande confiance quant à son avance en matière de consommation d’énergie et de performances, grâce à un rétrécissement strict, à l’innovation des process et à l’optimisation produit.

Micron révèle avoir étudié la DRAM 4F² pendant près de 20 ans, mais a finalement décidé de ne pas l’adopter, principalement en raison de la complexité accrue des process, d’un coût plus élevé, et du fait que les bénéfices du rétrécissement seraient limités.

Le rapport détaille les trois défis majeurs posés par l’architecture 4F² dans le processus de fabrication : d’abord, cette architecture nécessite des étapes de dépôt et de gravure plus intensives, augmentant considérablement la probabilité de problèmes de rendement ; ensuite, 4F² impose des tolérances de process plus strictes (alignement, superposition, etc.), ce qui accroît la difficulté de fabrication et la pression sur le rendement ; enfin, cette architecture est particulièrement sujette à l’“effet Floating Body”, ce qui peut piéger des charges dans les canaux des transistors, provoquant une baisse de performance et des problèmes de fuite de courant.

Par ailleurs, Micron réfute l’idée selon laquelle 4F² offrirait une densité supérieure au 6F², soulignant que la densité binaire de la DRAM est en définitive déterminée par le pas du condensateur, et non par le pas des interconnexions sous-jacentes.

Selon la feuille de route actuellement publiée, Micron continuera d’exploiter une architecture plane basée sur 6F² pour les générations futures de DRAM (jusqu'en 2030 environ), tout en développant en parallèle la technologie de DRAM 3D.

Feuille de route HBM élargie, focus sur personnalisation et empilage vertical

Dans le secteur très couru de la HBM, Micron indique que la HBM4 est actuellement en pleine phase de production de masse, avec une rampe de montée en cadence fluide, la génération suivante HBM4E figurant déjà sur la feuille de route, la société expédiant cette année des échantillons à des clients clés.

À l’avenir, Micron s’attend à ce que HBM standardisée et HBM personnalisée coexistent sur le long terme. La HBM personnalisée, qui intègre la mémoire IP et la logique IP dans le “base die”, permet une conception client plus collaborative. Le groupe souligne que les produits HBM JEDEC standardisés et personnalisés adopteront des nœuds de fonderie, tandis que HBM4E, en raison d'exigences accrues de vitesse, de consommation et de fonctionnalités, nécessitera un process CMOS plus avancé.

En dehors des HBM standards et sur mesure, Micron met également l’accent sur deux architectures mémoire clés à long terme : HBM verticale (Vertical HBM) et mémoire d’inférence verticale en périphérie (vEIM). La HBM verticale place la mémoire directement au-dessus du processeur, raccourcissant la distance entre mémoire et calcul, offrant ainsi une augmentation significative de la bande passante ; vEIM applique une approche similaire mais optimisée pour les scénarios d’inférence IA en périphérie à consommation réduite (c’est-à-dire que la HBM verticale privilégie la bande passante élevée, la vEIM la basse consommation).

Micron souligne que le bonding hybride, une augmentation du nombre de couches empilées, une gestion thermique avancée et la co-conception client gagnent en importance dans la feuille de route HBM. Cependant, avec le développement de HBM, HBM verticale et vEIM, ces produits consommeront plus de wafers que la DRAM standard, ce qui signifie que le ratio de conversion wafers-cœurs restera sous pression.

NAND passe directement à G11, produits optimisés IA pour de nouveaux marchés

Dans le domaine NAND, après trois générations leaders de G7 à G9, Micron passera directement au nœud G11, optimisé pour les tâches IA. Comparé au G9, G11 vise un doublement de la densité binaire, jusqu’à 1,5 fois la vitesse I/O, et une réduction de plus de 25 % de la consommation par bit transféré, avec un empilage dépassant 400 couches.

Le nœud G11 marque également l’adoption officielle par Micron de la technique de wafer-on-wafer bonding pour la fabrication NAND. L’entreprise prévoit une montée en cadence du G11 au second semestre 2027, et davantage de détails devraient être publiés l’an prochain. De plus, Micron continuera d’exploiter l’innovation sur les matériaux et d’architectures de cellules plus denses après le G11.

Sur le plan produit, Micron développe deux catégories de NAND “IA” : d’une part, une conception SLC haute performance (25 à 100 millions d’IOPS), pensée pour l’extraction de petits blocs de données par les GPU lors de recherches vectorielles et d'accès contextuel IA ; d’autre part, une NAND empilée via TSV sur un chip logique, permettant de placer poids de modèles, contextes longs et caches KV plus près de l’accélérateur (mais pas directement à côté du GPU, ce que Micron considère inutile). Étant donné le coût élevé, un développement conjoint est en cours avec les clients pour le second produit ; la part de marché de ces deux types dépendra du marché final.

Pour les SSD de centres de données, Micron est le premier fabricant à produire en masse des SSD PCIe Gen6 et à livrer des disques de 245 To, la baisse du coût par bit permise par ses nœuds avancés devant soutenir l’augmentation de la capacité. Selon JPMorgan, la feuille de route NAND de Micron lui permettra de profiter pleinement de la croissance de la demande mémoire portée par l’IA et de maintenir ou d’accroître sa position parmi les trois premiers fournisseurs mondiaux de SSD d’entreprise (eSSD).

Renforcement de la collaboration client et R&D longue durée, l’IA booste l’efficacité

Micron a exposé en détail la transformation de son mode de coopération client. Contrairement à il y a trois ou quatre ans, la collaboration débute désormais dès la phase conceptuelle et se poursuit jusqu’à la production de masse, en passant par la co-conception et la validation, y compris à travers des projets personnalisés avec plusieurs Cloud Service Providers (CSP). Par exemple, Micron développe une LPDDR6 sur mesure pour Meta (META.US) destinée à leurs centres de données ; tandis que Weka, issue du portefeuille de Micron Ventures, est devenue partenaire commercial.

En matière de recherche et développement, Micron réalise des investissements de long terme à trois niveaux : d’abord, un engagement de 550 millions de dollars dans Micron Ventures sur trois à dix ans ; ensuite, un partenariat de cinq à dix ans avec Albany NanoTech/NY CREATES pour le développement du High-NA EUV et la feuille de route lithographique pour la DRAM ; enfin, l’annonce, cet été, d’un laboratoire de recherche doté de 10 milliards de dollars sur une perspective de plus de dix ans.

De plus, Micron déploie massivement l’IA sur l’ensemble de son cycle de développement, de la recherche initiale à la production en usine. Sur leur dernier contrôleur SSD data center, le design et la validation assistés par IA ont réduit de moitié le temps de tape-out par rapport à la génération précédente ; la génération de firmware par IA, l’analyse de causes racines et la sélection intelligente de tests ont raccourci de 60 % le parcours vers une puce prête pour les clients.

L’objectif de Micron est de doubler la vitesse du passage de l’innovation à la production de masse (HVM), tout en intensifiant les partenariats avec des fournisseurs dans les domaines de la lithographie, du packaging/bonding hybride et du traitement des couches minces. Selon JPMorgan, ces efforts sont cruciaux pour permettre à Micron de mener plus de projets en parallèle.