Nvidia setzt auf die Entwicklung eigener CPU-beschleunigter Chips und die EDA-Branche erlebt einen Wendepunkt durch KI

Nvidia erklärte, dass seine Ingenieure selbstentwickelte Chip-Design-Software einsetzen, um die nächste Generation von Grafikprozessoren zu entwerfen.

Das Unternehmen arbeitet mit den beiden führenden Anbietern von elektronischer Designautomatisierungssoftware (EDA), Cadence Systems Inc. und Synopsys Inc., zusammen. Diese Unternehmen optimieren derzeit ihre Plattformen, damit sie auf Nvidia Vera Zentralprozessoren laufen und so die Arbeitslast im Chipdesign beschleunigen.

Der Chip-Hersteller gab bekannt, dass Cadence’s formale Verifizierungsplattform Jasper und Synopsys VCS (ein Tool zur Verifizierung des Chipdesigns vor der Herstellung) auf den Vera CPUs die Leistung um das 1,5-fache steigern.

Nvidia kündigte an, die eigene PhysicsNeMo Physik AI-Bibliothek sowie eine Reihe von GPU-Mathematikbibliotheken in das Nvidia Agent Toolkit zu integrieren, mit dem Ziel, die Rolle autonomer KI-Agenten im Chipfertigungsprozess zu stärken. Bei der Design Automation Conference 2026 in Long Beach, Kalifornien, sagte Nvidia heute, dass KI-Agenten jetzt beschleunigte Lösungsansätze wie andere Drittanbieter-Tools aufrufen können.

Beschleunigung der EDA-Arbeitslast

Nvidia versucht, die Chipentwicklung durch Beschleunigung von EDA-Arbeitslasten und Erhöhung des Automatisierungsgrads in verschiedenen Phasen des Designprozesses zu optimieren. Der Hersteller erklärte, dass Simulation, Verifikation und Implementation allesamt entscheidende Schritte im Ablauf des Halbleiterdesigns sind.

Traditionell wurden diese Schritte von Ingenieuren durchgeführt und waren sehr aufwendig. Die Ingenieure verbringen jahrelang damit, die Geräteleistung zu verifizieren, Probleme zu identifizieren und das Design durch tausende Iterationen zu verbessern, bis sie den endgültigen Entwurf der neuen Halbleitergeneration festlegen – dieses Vorgehen ist keineswegs ungewöhnlich.

Nvidia arbeitet seit Jahren daran, diese Prozesse zu beschleunigen; obwohl GPUs und künstliche Intelligenz in manchen Bereichen helfen, bleiben viele Aspekte der EDA weiterhin stark von der CPU-Leistung abhängig. Beispielsweise benötigen Logiksimulation, formale Verifikation und Teile der digitalen Implementation schnelle Einzelkerne, effiziente Speichersysteme und eine hohe Gesamtdurchsatzrate. Diese Eigenschaften werden am besten von CPU-Architekturen bereitgestellt, was bedeutet, dass sie weiterhin eine zentrale Rolle bei der Verifizierung neuer Chipdesigns und beim Erkunden alternativer Designs spielen.

Durch die Optimierung des Vera CPU für EDA-Arbeitslasten hat Nvidia laut eigener Angaben demonstriert, dass sich zwei rechenintensive Phasen im frühen Lebenszyklus des Chipdesigns beschleunigen lassen. Cadence Jasper ist eine Verifikationsplattform, die intelligente Verifikationstechnologien und maschinelle Lernalgorithmen zur Fehlererkennung und -behebung nutzt; Synopsys VCS wird zur Simulation und Verifizierung komplexer Chipdesigns vor der Herstellung eingesetzt. Bei ersten Tests zeigte Nvidia, dass die Leistung dieser beiden Anwendungen um das 1,5-fache gesteigert werden konnte.

Der Hersteller gab an, mit Cadence und Synopsys zusammenzuarbeiten, um weitere EDA-Arbeitsprozesse auf der Vera-Plattform zu optimieren. Letztendlich möchten sie die Entwicklung ihrer nächsten Produktgeneration ( Codenamen Rosa CPU), die mit der nächsten Generation der Nvidia Rigel Kerne ausgestattet sein wird, beschleunigen.

Automatisierung des Chipdesigns

Nvidia schafft einen kontinuierlichen Feedback-Kreislauf, wobei die aktuelle Vera CPU die Entwicklung künftiger Produktgenerationen beschleunigt. Durch die Integration von PhysicsNeMo und den CUDA-X-Bibliotheken in das Nvidia Agent Toolkit verstärkt Nvidia auch die Einbindung seiner Agenten in den Chipdesignprozess.

Um anspruchsvollere Chips zu entwickeln, müssen Ingenieure Physik, Simulation und Leistungsanalyse in zunehmend komplexe Designzyklen integrieren. Mit dem heutigen Update sind PhysicsNeMo und CUDA-X nun als Werkzeuge für Agenten verfügbar. PhysicsNeMo vermittelt Agenten physikalische Kompetenzen für das Training und Deployen von KI-Modellen, während die CUDA-X-Bibliotheken beschleunigte Lösungsansätze und quantenchemische Funktionen in den Agenten-Engineering-Workflow einbringen.

Darüber hinaus kündigte Nvidia Updates für die CUDA-X-Bibliotheken an, die erstmals “iterative spärliche Lösungsansätze” auf ihren GPUs unterstützen. Die heute veröffentlichten neuen Libraries umfassen: - cuISS: für iterative Lösungsansätze - cuDSS: direkte spärliche Lösungsansätze zur Schaltungs- und Bauteilsimulation - cuEST: quantenchemische Simulationen zur Vorhersage des Verhaltens von Materialien auf atomarer Ebene

Nvidia berichtet von ermutigenden Erfolgen ihrer Partner: - Keysight Technologies Inc. steigerte die Geschwindigkeit der elektromagnetischen Simulation mit der neuen cuDSS-Bibliothek um das 10-fache; - Silvaco Group Inc. simulierte 3,2 Milliarden Gitterpunkte photonischer Randkoppler auf einem Cluster aus 32 GPUs in weniger als vier Stunden.

Der Hersteller erwähnte zudem, dass Cadence’s AuraStack AI Superagent jetzt auf cuDSS der Millenium M2000 Supercomputer läuft. Cadence berichtet, dass seine Design-Verifikationsprozess um das 15-fache beschleunigt wurde – angesichts dessen, dass die Validierungs-Arbeitslasten der Chipdesignbranche jährlich Milliarden Rechenstunden verbrauchen, ist das ein besonders bemerkenswertes Ergebnis.

All diese Software wird kostenlos Chipdesignern zur Verfügung gestellt. PhysicsNeMo nutzt die Apache 2.0 Lizenz, und die neuen CUDA-X-Bibliotheken sind ebenfalls kostenlos und können direkt den normalerweise manuell von Ingenieuren geschriebenen Code ersetzen. Wichtig ist, dass PhysicsNeMo und CUDA-X nur auf Nvidia-eigenen Chips laufen.

"Engineering hat einen Wendepunkt erreicht. KI kann jetzt mit Physik, Simulation und Design-Tools zusammenarbeiten. Mit dem Nvidia Agent Toolkit können Entwickler Agenten-Ingenieure erschaffen, die physikalische Prinzipien zur Entscheidungsfindung nutzen, Simulationen ausführen und hochpräzise Daten generieren – und so zu einer neuen Innovationsquelle im Chip- und Systemdesign werden." — Vice President und General Manager für Computing Engineering bei Nvidia