ChangXin Storage 4F2 défie les actions de stockage : Goldman Sachs estime que l'écart de capacité se réduit, mais l'écart technologique reste important pour les DRAM et HBM avancés

Après l’annonce de Changxin sur le 4F2, la capitalisation boursière des actions du secteur de la mémoire s’est évaporée d’environ 738 milliards de dollars.Selon Goldman Sachs : le marché a sous-estimé l’augmentation de la capacité de Changxin, mais surestimé la percée technologique ; Samsung et SK Hynix sont tombés en dessous de leur actif net projeté pour 2028, intégrant déjà le cycle baissier.

Une nouvelle technologique, plus de 700 milliards de dollars envolés

Le 10 octobre, il a été rapporté que Changxin Memory avait fait des progrès sur une nouvelle architecture de cellule de mémoire DRAM appelée 4F2. Le président de l’entreprise a indiqué qu’il prévoyait de lancer de nouveaux produits de mémoire serveur basés sur cette architecture d’ici la fin 2026.Dans les jours de bourse suivant l’annonce, les actions des principaux acteurs mondiaux de la mémoire ont baissé : Samsung Electronics -20 %, SK Hynix -25 %, Micron -11 %, Sandisk -11 %, Kioxia -26 %, Changxin lui-même -15 %. Selon les statistiques de Goldman Sachs, la capitalisation totale du secteur mémoire a fondu d’environ 738 milliards de dollars.

Certains reculs ne s’expliquent pas uniquement par la « menace technologique de Changxin ».Premièrement, Changxin a aussi perdu 15 %. Si le marché percevait vraiment le 4F2 comme un levier pour prendre des parts de marché, son cours n’aurait pas dû chuter avec celui de ses concurrents. Deuxièmement, Kioxia et Sandisk produisent essentiellement de la mémoire flash NAND, peu liée à l’architecture DRAM, pourtant leurs baisses sont comparables à SK Hynix, Kioxia chutant même davantage. Selon Goldman Sachs, cette correction reflète aussi d’autres facteurs : inquiétudes autour du crédit, du financement de l’IA et un CPI supérieur aux attentes.

Plus notable encore, le décalage entre les prix et les actions.Le prix spot de la DRAM est souvent un bon indicateur du sentiment du marché car il reflète le montant que les distributeurs et petits clients sont prêts à payer. Or, sur la même période où Samsung et SK Hynix ont vu leur capitalisation chuter, le spot du DDR5 16Gb a grimpé de mi-septembre à mi-octobre, atteignant un sommet quand les actions baissaient. Cela signifie que le marché action s’inquiète de l’offre future, pas de la demande ou de l’offre actuelle.

C’est justement à cette question que répond Goldman Sachs : dans les annonces de Changxin sur le 4F2, quelles inquiétudes sont fondées, lesquelles ont été surexagérées par le marché ?Sa conclusion est à double tranchant : le marché sous-estime peut-être à la fois la montée en puissance de la capacité chinoise et le potentiel de percée technologique ; Goldman Sachs valide le premier point, la production de Changxin progresse vite ; mais sur le second, la banque estime que le marché exagère, car valider auprès des clients, atteindre un bon taux de rendement en production de masse et réduire l’écart sur les DRAM avancées telles que le HBM prendront beaucoup de temps.

Qu’est-ce que 4F2 : densité accrue par la structure cellulaire

Une puce DRAM est composée de centaines de millions de cellules mémoires, chaque cellule stockant une charge pour représenter un bit de donnée.Le secteur utilise F pour désigner la plus petite dimension réalisable. La surface d’une cellule se mesure en F². Les DRAM dominantes utilisent le schéma 6F2 (3F×2F par cellule) ; la structure 4F2 compresse la cellule à 2F×2F.

À F constant, réduire la surface de 6F2 à 4F2 permet d’intégrer environ 50 % de cellules en plus à surface égale, donc une densité plus élevée.Pour une fonderie, cela signifie plus de capacité par wafer, et potentiellement un coût par bit réduit.

Le coût est également direct.Plus la cellule est petite, plus le transistor a tendance à fuir, et la charge stockée se perd plus facilement. Changxin apporte deux solutions : d’abord le transistor VSG (« gate tout autour » verticale), qui dresse le canal verticalement et l’entoure entièrement, maîtrisant mieux les courants de fuite ; ensuite, le collage hybride « Wafer-to-wafer » (W2W), avec cellules et circuits de commande sur deux wafers séparés, réalisés avec leurs procédés propres puis assemblés très précisément.

Goldman Sachs liste aussi les défis de fabrication du 4F2 : les transistors verticaux doivent être très homogènes ; les condensateurs doivent stocker assez de charge dans un espace réduit ; le routage plus dense nécessite une conception très précise pour éviter les interférences ; le collage hybride ajoute des étapes et exige un alignement parfait entre la mémoire et les commandes.Toutes ces difficultés augmenteront les coûts et réduiront les rendements, ce qui pourrait nullifier le gain théorique de densité.

Pourquoi Changxin choisit 4F2 : une route de contournement face aux limites de l’EUV

Pour augmenter la densité DRAM, deux voies existent : réduire F ou réduire le nombre de F² par cellule.Depuis dix ans, l’industrie suit surtout la première voie, qui dépend de photolithographes toujours plus fins, en particulier l’EUV (lithographie ultraviolette extrême) d’ASML.

Changxin n’a pas accès à l’EUV, ce qui limite la réduction de F.Goldman Sachs voit le choix du 4F2 comme une réponse à cette contrainte : passer de 6F2 à 4F2 augmente la densité sans dépendre entièrement de la photolithographie de pointe. Cette logique explique pourquoi Changxin accepte le défi de fabrication du 4F2 — ce n’est pas le même arbitrage que pour les groupes coréens.

Un rapport approfondi d’août a détaillé les mêmes contraintes : la Chine manque de maîtrise sur la lithographie DUV par immersion, l’inspection avancée, certains logiciels de fabrication et l’encapsulation HBM. Entre équipement « disponible » et exploitation en production de masse, il y a un gouffre de stabilité, de débit et de responsabilités en termes de rendement.Le 4F2 contourne le goulet de la lithographie, mais déplace la difficulté sur le transistor vertical, le condensateur et le collage — le processus n’est pas simplifié.

Samsung et SK Hynix suivent aussi le 4F2, mais sans urgence

Le 4F2 n’est pas une exclusivité de Changxin.D’après la presse coréenne, Samsung a conçu la première puce DRAM sous les 10 nm fonctionnant en 4F2 et VCT (transistor à canal vertical, similaire au VSG de Changxin). Ce 10a node DRAM 4F2 devrait être achevé fin 2026, la validation client en 2027, la production vers 2028. Il est prévu de garder le 4F2 et VCT sur les nodes 10a, 10b, 10c, puis de migrer vers la DRAM 3D à partir du 10d.

SK Hynix a aussi intégré le 4F2 à sa roadmap pour la prochaine génération : plateforme à grille verticale pour les nodes sous 10 nm, la circuits de commande étant placés sous la mémoire via le collage de wafers.En juillet 2026, Hynix a validé les opérations lecture/écriture sur un tableau de test 4F2.

Le différentiel réside non dans la capacité à faire du 4F2, mais dans le « pourquoi » et le « quand » il faut le faire.Samsung et Hynix disposent de l’EUV et peuvent encore miniaturiser F pour gagner densité et performance, sans devoir assumer trop vite les coûts et pertes de rendement du 4F2 ; ils réservent la production 4F2 vers 2028, quand l’existant touchera ses limites. Pour Changxin, sans EUV, le 4F2 est quasiment une option obligatoire.

Ainsi, pour Goldman Sachs, la vraie question n’est pas de savoir si le 4F2 est faisable en labo, mais s’il apporte réellement une efficacité industrielle et un avantage économique.Samsung et Hynix progressent à leur rythme ; même si Changxin démarre plus tôt ses échantillons, cela ne bouleverse pas les roadmaps coréens.

De la conception à la production de masse : quelles étapes reste-t-il à Changxin ?

Goldman Sachs estime qu’il est trop tôt pour évaluer l’impact du 4F2 sur les fondamentaux de Samsung et SK Hynix.Pour juger, il faudrait au minimum cinq catégories d’informations, encore largement indisponibles : le stade de développement (échantillon R&D ou client), la compétitivité des coûts par rapport au marché, le taux de rendement espéré, le calendrier de validation client, le calendrier de commercialisation.

D’après l’état actuel, Changxin en est à la phase de conception, visant des échantillons pour fin 2026.Si ce calendrier tient, ce serait déjà un exploit technique. Mais Goldman Sachs souligne que valider auprès des clients et démarrer la production de masse sont des obstacles d’un tout autre niveau.

La mémoire serveur, notamment, est très exigeante.Les clients attendent bien plus de stabilité, compatibilité et fiabilité que pour l’électronique grand public ; un nouveau produit doit réussir plusieurs tests sur CPU, carte-mère, cloud ; puis, il faudra atteindre une rentabilité compétitive en production de masse. Samsung prévoit lui-même 2 ans entre la fin du développement (2026), la validation (2027) et la production (2028). Si l’on applique cette séquence, Changxin, même s’il livre des échantillons fin 2026, ne perturbera réellement le marché qu’autour de 2028, à condition que les rendements et les coûts suivent.

Ceci fonde la thèse de Goldman Sachs : le marché price déjà une percée technologique qui, au mieux, sera effective dans deux ans, et seulement si rendement et coûts suivent.

Écart de nœuds : 1z contre 10b, 1c

Au-delà du 4F2, Changxin reste en retard sur les technologies 6F2 face aux industriels coréens.Les nœuds DRAM ont évolué du 1x, 1y, 1z vers 1a, 10b, 1c — plus loin dans l’alphabet, plus avancé. D’après Goldman Sachs, Samsung et Hynix produisent surtout sur 10b, migrent vers 1c ; Changxin produit majoritairement en 1z, et restera probablement sur ce nœud jusqu’en 2027.

Goldman Sachs estime qu’en l’absence d’EUV, Changxin aura du mal à migrer vers 10b et 1c.Les fabricants mondiaux utilisent l’EUV sur certains procédés depuis plusieurs années, Hynix dès le 1a, Samsung avant. Changxin pourra sans doute encore miniaturiser sans EUV, mais ce sera limité techniquement et coûteux.

L’écart générationnel de produits est tout aussi clair.Sur les mémoires LPDDR pour smartphones et laptops : en 2026, 85 % des LPDDR de Samsung et 76 % de SK Hynix seront du LPDDR5/5X ; Changxin n’en sera qu’à 29 %, le reste étant du LPDDR4/4X plus ancien. Changxin, qui était proche de zéro en 2024, atteindra 14 % en 2025 — un rattrapage non négligeable — mais le niveau 2026 sera encore inférieur à celui des deux groupes coréens en 2024.

Capacité de production : l’unique critère où l’écart se réduit vite

Si l’écart de nœud et de génération de produits reste difficile à combler à court terme, sur la capacité, Changxin progresse très vite.Goldman Sachs prévoit, fin 2026, 770 000 wafers de DRAM/mois pour Samsung, 660 000 pour SK Hynix, 290 000 pour Changxin. Fin 2028, Changxin grimpera à 513 000 (soit +77 % en deux ans) ; Samsung et Hynix monteront respectivement à 930 000 (+21 %) et 770 000 (+17 %).

Goldman Sachs prévoit qu’entre fin 2026 et fin 2028, Changxin ajoutera environ 223 000 wafers mensuels, Samsung 160 000 et Hynix 110 000 ; sur 493 000 wafers additionnels au total, Changxin comptera pour 45 %.La production de Changxin passera de 38 % de Samsung à 55 %, de 44 % de Hynix à 67 %, sa part sur le total des trois de 17 % à 23 %.

Ces projections s’accordent avec les statistiques Morgan Stanley citées en août : Morgan Stanley estime Changxin à 300 000 wafers/mois en 2026, 500 000 en 2028, soit 13 % de la capacité DRAM mondiale, mais seulement 11 % des bits produits.Une part wafer supérieure à la part bit s’explique par le retard de nœud : chaque wafer produit moins de capacité. Les deux analystes divergent surtout sur le calendrier d’impact de cette capacité accrue sur les prix.

Goldman Sachs pense que la Corée conservera un avantage de capacité significatif en 2028, mais reconnaît la rapidité et la détermination de Changxin.La mémoire étant une commodité au prix très transparent, toute offre additionnelle, même sur des nœuds plus vieux, influe sur le prix marginal si elle cible les applications courantes. L’expansion de la capacité affecte plus directement le centre de gravité du prix DRAM que la technologie, justifiant le diagnostic de Goldman Sachs : le marché a sous-estimé la montée en puissance de Changxin.

HBM : le plus grand écart concerne les puces de base

Sur le HBM (High Bandwidth Memory), Goldman Sachs juge que l’obstacle pour Changxin est plus élevé.Le HBM empile verticalement plusieurs puces DRAM, reliées par des TSV, puis encapsulées avec un GPU — mémoire essentielle pour l’IA. Sa compétitivité dépend de la DRAM, mais aussi de l’encapsulation et de la puce de base en fond d’empilement.

Pour le HBM3 et générations antérieures, la puce de base pouvait être fabriquée sur des nœuds matures.Pour la nouvelle génération, pour plus de bande passante et d’efficacité énergétique, la puce de base migre vers des procédés avancés (Samsung HBM4, puce de base en 4 nm foundry). Pour rester compétitif, Changxin dépendra de foundries nationales produisant en masse sur des nœuds avancés ; mais le contrôle des exportations freine l’accès aux équipements clés tels que l’EUV, faisant de cette puce un obstacle durable à la poursuite du HBM.

Ce point fait passer l’écart technique de Changxin du « process mémoire » au « process foundry ».Même si le 4F2 permet à Changxin de progresser sur la densité DRAM classique, il ne résout pas le besoin de procédés logiques avancés pour les puces de base HBM. L’annonce 4F2 de Changxin n’a donc qu’un impact limité sur les activités HBM des groupes coréens.