Samsung “Üç mərhələli HBM yol xəritəsi” hazırlayır: Həqiqi 3D ZHBM-ə doğru gedir, DRAM-ı birbaşa hesablama çipinin üzərinə yığacaq

Yaxın günlərdə Hot Chips texnologiya konfransında, Samsung DRAM dizayn komandası üzvü Sangwook Han çıxış etdi və Samsung HBM-nin üç mərhələli inkişaf yol xəritəsini rəsmi şəkildə açıqladı. Bu yol xəritəsinin son nöqtəsi, zHBM adlanan yeni bir arxitektura olacaq — DRAM birbaşa olaraq GPU, TPU kimi hesablama çiplərinin üzərinə vertikal şəkildə yığılır, 2.5D ara qat (interposer) tamamilə ləğv olunur.

wccftech 23 avqust məlumatına görə, Samsung bildirir ki, standart HBM4E ilə müqayisədə zHBM həlli 70% enerji istehlakında azalma, 230% DRAM bant genişliyində artım və hər DRAM modulunda 100W enerji qənaəti təmin edir, həmçinin GPU üçün 8.3% əlavə güc məkanı yaradır.

HBM nədir, məhdudiyyət haradadır

HBM — yüksək bant genişlikli yaddaş — hazırda AI təlim və çıxarıcı sistemlərində ən vacib yaddaş komponentlərindən biridir. O, iki tip çipdən ibarətdir:

• C-die (nüvə çipi): DRAM yaddaş hüceyrələrini ehtiva edir, maksimum 16 qat vertikal yığılma mümkündür

• B-die (əsas çip/Base Die): yığılmış strukturların alt hissəsində yerləşir, DRAM idarəetmə funksiyalarını yerinə yetirir və PHY (fiziki interfeys qat) ilə GPU kimi hesablama çipləri ilə əlaqə qurur

Bu iki komponent TSV (Through-Silicon Via, silisiumdan keçən kanal) ilə birləşdirilmişdir — bu, çipi deşən vertikal keçirici kanaldır.

Wccftech-ə əsasən, hazırda HBM4 hər yığılmış qat üçün bant genişliyi 3TB/s-dən artıqdır, HBM4E isə 4TB/s intervalına çatır, HBM5 isə, HBM4 üzərində bant genişliyini ikiqat artırır və tutumu 60GB-dan çox olur.

Lakin, bant genişliyinin davamlı artımı iki sərt fiziki məhdudiyyətlə qarşılaşır: TSV sayının və məsafəsinin fiziki limiti və Base Die-də PHY interfeyslərinin I/O sayı və sürət tavanı. Eyni zamanda, B-die və hesablama çipi (xPU SoC) arasında proses texnologiyası fərqi də nəsildən-nəsilə daralır — bu həm çağırışdır, həm də Samsung-un yol xəritəsinə girmə nöqtəsidir.

Birinci mərhələ: Hesablama çipi üçün “yer açmaq”

Samsung-un yol xəritəsinin birinci mərhələsi əsas məqsədi xPU (hesablama çipi) üzərindəki silisium sahəsini “geri almaqdır”.

Samsung artıq D1c və 4nm logic texnologiyasını HBM4 Base Die-də (B-die) tətbiq edib, əsas məqsədi enerji istehlakını azaltmaq və effektiv sahəni kiçiltməkdir. Bu, DRAM və qabaqcıl logic texnologiyalarının həqiqi inteqrasiyasının başlanğıcıdır.

Konkret tədbirlər aşağıdakılardır:

• Ənənəvi HBM PHY-ni D2D interfeysi ilə əvəzləmək, kanal uzunluğunu qısaltmaq, enerji səmərəliliyini birbaşa yaxşılaşdırmaq və XPU üçün qiymətli silisium sahəsini azad etmək

• Yaddaş idarəedicisini XPU-dan cHBM-in B-dieu üzərinə transfer etmək, bu, XPU üçün 5%-dən 10%-ə qədər sahə azad edəcək və bununla da 10%-dan 20%-ə performans artımı verəcək

• SRAM əsaslı incə ayarlı təmir həlli (Near-MC SRAM-Based Cell Repair) tətbiq etmək, B-die-dəki boş sahədə SRAM təmir resursları yerləşdirmək

Sahənin azaltmasının yan təsiri isə isti nöqtə problemidir. Buna qarşı Samsung cHBM4 həllində Heat Path Block (HPB) texnologiyası təqdim edib, pik temperaturu 35%-dən artıq azaldır və PHY sahəsinin 50%-ni əhatə edir.

İkinci mərhələ: B-die “hesablama qabiliyyəti” qazanır

İkinci mərhələdə diqqət “yer açmaqdan” “funksiya artırmağa” dəyişir; Samsung bunu funksiya genişlənməsi mərhələsi adlandırır.

Yaddaş tutumunu artırmaq. AI böyük modellərdə kontekst pəncərəsi sürətlə böyüdükcə, KV cache (Key-Value Cache, modelin çıxarışı vaxtı aralıq vəziyyətləri saxlamaq üçün istifadə olunan yaddaş sahəsi) tələbləri eksponensial artır. Samsung əsas çipdəki boş silisium sahəsində yaddaş genişlətmə idarəedicisi və PHY inteqrasiyası planlaşdırır, sistem üçün LPDDR və ya HBM kimi həllərlə yaddaş tutumunu genişləndirmək mümkündür.

İşləmə bloklarının (PE) inteqrasiyası. Samsung Base Die üzərinə bəzi hesablamanı yerinə yetirən işləmə blokları (Processing Elements) inteqrasiyasını təklif edir, bununla bəzi hesablamalar xPU-dan yaddaş tərəfinə transfer olunur, D2D bant genişliyinə tələbat azalır, enerji istehlakı və istilik yükü minimallaşdırılır. Bu forma AHBM (Advanced HBM, qabaqcıl yüksək bant genişlikli yaddaş) adlanır.

Etibarlılığı və test imkanlarını gücləndirmək. İkinci mərhələdə Base Die-də qabaqcıl RAS (Reliability, Availability, Serviceability — etibarlılıq, mövcudluq və xidmətdə rahatlıq) sensorları və real vaxt telemetriya funksiyaları, həmçinin çip üzərində öz-özünü test (ATIP) bacarıqları inteqrasiya edilir, bu isə keyfiyyət və test əhatə dairəsini artırır.

Üçüncü mərhələ: zHBM — ara qatın ləğvi, DRAM birbaşa hesablama çipinin üzərində

Üçüncü mərhələ bütün yol xəritəsinin son formasını ifadə edir: zHBM.

Hazırkı əsas AI sistemləri 2.5D qablaşdırma arxitekturası istifadə edir: GPU və HBM eyni ara qat (interposer) üzərində yan-yana yerləşdirilir, məlumatlar üfüqi əlaqələrlə ötürülür. zHBM ideyası bu quruluşu “vertikallaşdırmaqdır” — DRAM yığımı birbaşa xPU çipinin üzərində yığılır, həqiqi 3D vertikal inteqrasiya formalaşdırır.

Samsung-un təsvir etdiyi zHBM əsas xüsusiyyətləri bunlardır:

• Paylanmış I/O: HBM yığımı daxilində məlumat ötürmə məsafəsini minimallaşdırır

• 3D struktur: Ənənəvi 2D interfeysi ləğv edərək, sistem səmərəliliyini ciddi şəkildə artırır

• I/O enerji sərfiyyatı təqribən 0.5 pJ/bit: SerDes və başqa əlavə modulları aradan qaldırmaqla mümkün olur

• Bant genişliyində 2.3 dəfə artım, sistem istilik ehtiyatı 100W-a çatır

Samsung-un təqdim etdiyi həll bir XPU üzərində dörd yığılmış zHBM-dir.

Bunun üçün, Samsung iki kritik qablaşdırma texnologiyası üzərində çalışır: WoW (Wafer on Wafer) və HCB (Hybrid Cube Bonding) — ultra yüksək I/O sıxlığı əldə etmək, və nəticədə vahid SoC-DRAM əməkdaşlıq dizayn sistemi qurmaq üçün.

Yol xəritəsinin əsas məntiqi

Samsung-un bu çıxışının əsas məğzi, HBM Base Die-i “passiv məlumat məntəqəsindən” “aktiv hesablama qabiliyyətinə malik ağıllı partnyora” çevirməkdir.

Üç mərhələnin inkişaf məntiqi aydın şəkildə müəyyən olunub: əvvəl proses texnologiyasını yeniləməklə sahəni sıxır, xPU üçün yer açır (birinci mərhələ); sonra əldə olunan sahədən yeni funksiyalar inteqrasiya edir, tutum və hesablama qabiliyyətini artırır (ikinci mərhələ); sonda 3D vertikal inteqrasiya ilə sistemi tamamilə yenidən qurur və enerji, bant genişliyi və istilik idarəsində paralel irəliləyiş əldə edir (üçüncü mərhələ).

Samsung çıxışının yekununda vurğuladı: “Qabaqcıl qablaşdırma və vahid SoC-DRAM əməkdaşlıq dizaynı ilə biz AI sistemlərinin qarşısındakı enerji, sahə və tutum məhdudiyyətlərini aşırıq və gələcək illər üçün daha effektiv, daha güclü, daha genişləndirilə bilən bir yol açırıq.”